## PATENT ABSTRACTS OF JAPAN

11-149437 (11)Publication number: (43)Date of publication of application: 02.06.1999


(51)Int.Cl. G06F 13/16 // GOGF 13/42

FILITSUITD (71)Applicant: (21)Application number: 09-313927 (72)Inventor: FUJII YASUHIRO (22)Date of filing: 14.11.1997

#### (54) DATA TRANSFER MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To transfer a variety of data to CU, etc., at high speed without a break by generating a data output enable signal, based on a clock which is generated by means of a memory device, etc., in a prescribed position. SOLUTION: A plurality of memory devices 3-1 to m are provided with return clock input output means 1-1 to m for inputting/outputting a return clock RCLK which is generated, based on a main clock MCLK outputted from a data processing part 4. In this case, the clock RCLK is generated by the input/output means 1-m which is placed in the farthest position from the processing part 4 and the data output enable signal DQE is generated from the output activating means 2-1 to m of the optional devices 3-1 to m. The signal DQE is synchronized with the clock RCLK and permitted to flow toward the processing part 4. Therefore, data transfer is enabled to the processing part 4 in the same access time even when system bus length becomes long and also data transfer is executed at higher speed.



LEGAL STATUS

[Date of request for examination]

19 12 2003

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

特開平11-149437 (43)公開日 平成11年(1999) 6月2日

(51) Int.Cl.*	識別記号	F I		
G06F 13/16	520	G06F	13/16	520B
# G06F 13/42	340		13/42	340A

#### 審査請求 未請求 請求項の数17 OL (全 23 頁) t


		新型組化 木類水 耐水坝の数11 UL (全 23 頁
(21)出願番号	特額平9-313927	(71)出版人 000005223 富士通株式会社
(22) 光順日	平成9年(1997)11月14日	神奈川県川崎市中原区上小田中4丁目1番 1号
		(72)発明者 藤井 康宏 神奈川県川崎市中原区上小田中4丁目1看 1号 富士亚株式会社内
		(74)代理人 弁理士 石田 敬 (外3名)
		*

### (54) [発明の名称] データ転送メモリ装置

### (57) 【要約】

【課題】 システムパス上でデータを転送する機能を有 する複数のメモリデバイスや、複数のメモリデバイスを きむ複数のメモリデバースを 装置に関し、複数のメモリデバイスまたはメモリモジュ ールとのPU等との間でデータを高速で転送し、システ ム全体の効率を変めることを目的とする。

【解決手段】 各々のメモリデバイス、または各々のメモリモジュール内のメモリモジュール用バッファ装置、
ないしはシステムバス上に設けられたコントローラチップが、CPU等のデータ処理部4から出力されるクロックをも比全成されるリターンクロックを入出力するリケーンクロック入出力手段と、リターンクロック入出力手段とから出力されるリターンクロックをも上に生成されるデータ出力イネーブル信号に基づき、メモリデバイス内のデータの出力を活性化する出力活性化手段とを構える。



### [特許請求の範囲]

【請求項1】 一つのシステムパス上でデータを転送する機能を有し、かつ、前記データを処理するデータ処理 部により制御される複数のメモリデバイスを含むデータ 転送メモリ装置において、該複数のメモリデバイスの各 々は、

前記データ処理部から出力されるクロックをもとに生成 されるリターンクロックを入出力するリターンクロック 入出力手段と、

該リターンクロック入出力手段から出力されるリターン クロックをもとに生成されるデータ出力イネーブル信号 に基づき、前記データの出力を活性化する出力活性化事 段とを備えることを特徴とするデータ転送メモリ装置。

【請求項 2】 前記システムパス上の所定の位置にある メモリデパイスのみが、前記リターンクロックおよび前 記データ出カイネーブル信号を生成する請求項 1 記載の データ転送メモリ装管。

【請求項3】 前記所定の位置にあるメモリデバイス が、前記システムバス上で前記データ処理部から最も遠 い位置にあるメモリデバイスである請求項2記載のデー タ転送メモリ装置。

【請求項4】 前起所定の位置にあるメモリデバイス以 外の前記メモリデバイスが、前記データ処理部により出 力選択された場合、前記所定の位置にあるメモリデバイ スにて生成される前記リターンクロックおよび前記デー 今出カイネーブル信号を入力として受け取り、当該デー タ出カイネーブル信号によって前記データの出力を活性 化すると共に、当該リターンクロックに同順して該デー タを出力することが可能である請求項2記載のデータ転 送メモリ装置。

【請求項5】 前記所定の位配にあるメモリデバイス が、前記データ処理部により出力選択された場合。族所 定の位置にあるメモリデバイスにて生成される前記デー タ出カイネーブル信号によって前記データの出力を活性 化すると状に、該所定の位置にあるメモリデバイスにて 生成される前記リターンクロックに同期して該データを 出力する請求項2記載のデータ転送メモリ後載。

【請求項6】 前記リターンクロックおよび前記データ 出カイネーブル信号が、任意の位相に設定される請求項 1から5のいずれか一項に記載のデータ転送メモリ装 置。

【請求項7】 前記データ処理部の入力回路部と、各々 の前記メモリデバイス内の前記出力活性化手段の入力回 路部とが、前記データ出力イネーブル信号によって所定 の時間のみ活性化される請求項 1 から6 のいずれか一項 に記載のデータ転送メモリ装置。

【請求項8】 前記リターンクロックおよび前記データ 出カイネーブル倡导を出力するコントローラチップを、 前記システムパス上に設ける請求項1から7のいずれか 一項に記載のデータ転送メモリ装置。 【請求項9】 一つのシステムパス上でデータを転送する機能を有し、かつ、前記データを処理するデータ処理 部により制御される複数のメモリモジュールを含むデータ転送メモリ装置において、

該複数のメモリモジュールの各々は、複数のメモリデバ イスと、該複数のメモリデバイスと前記データ処理部と の間で前記データおよび各種の信号を入出力するための メモリモジュール用バッファ装置とを備えており、

各々の前記メモリモジュール内の該メモリモジュール用 パッファ装置は、

前記データ処理部から出力されるクロックをもとに生成 されるリターンクロックを入出力するリターンクロック 入出力手段と、

該リターンクロック入出力手段から出力されるリターン クロックをもとに生成されるデータ出力イネーブル信号 に基づき、前記複数のメモリデルイスからの前記データ の出力を活性化する出力活性化手段とを備えることを特 袋とするデータ転送メモリ装置。

【蘇求項10】 前記システムパス上の所定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置のみが、前記リターンクロックおよび前記データ出力イネーブル信号を生成する請求項9記載のデータ転送メモリ装置。

【翻求項11】 前記所定の位置にあるメモリモジュールが、前記システムパス上で前記データ処理部から最も 遠い位置にあるメモリモジュールである請求項10記載 のデータ転送メモリ装置。

【
新来項12】 前記所定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置以外の前記メモリモジュール用パッファ装置以外の前記メモリロガニア・ロール用パッフを選供しまり出力選択された場合、前記所定の位置にあるメモリモジュール内のメモリモジュール用パッフを設定にて生成される前記リターンクロックおよび前記データ出力イネーブル信号を入力として挙げ取り、前記の出力選択されたメモリモジュール内の前記メモリデバイスに供給する請求項10配載のデータを選メモリ接管。

[請求項13] 前配所定の位置にあるメモリモジュール内のメモリモジュール用ハッファ装置以外の前記メモリモリュール用パッファ装置以外の前記メモリ出力選択された場合、前記所定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置にて生をされる前記リケーンクロックおよび前記データ出力イネーブル程号を入力として受け取り、前記の出力選択されたメモリモジュール内の前記メモリデバイスに供給

前部の出力選択されたメモリモジュール内の前部メモリ デパイスは、当該メモリモジュール用バッファ装置から 供給される当該データ出カイネーブル信号を入力として 受け取り、当該データ出カイネーブル信号によって前記 データの出力を活性化すると共に、当該リターンクロッ クに同期して、対応するメモリモジュール用パッファ装 置に該データを送出する請求項10記載のデータ転送メ モリ装置。

【請求項14】 前部所定の位置にあるメモリモジュールに搭載されている前記メモリデバスが、前記データの理事4により出力選択された場合。 扱所定の位置にあるメモリモジュール用のメモリモジュール用バソファ接 値にて生成される前記リターンクロックおよび前記データ出力イネーブル信号を入力として受け取り、当該データ出力イネーブル信号によって前記データの出力を活性ですると共に、当該リターンロックに開閉に、前記所定の位置にあるメモリモジュール内のメモリモジュール用バフア。接置に該データを送出することが可能である請求項10至80年の一条で表生によりませまります。

【請求項15】 前記リターンクロックおよび前記デー タ出力イネーブル信号が、任意の位相に設定される請求 項9から14のいずれか一項に記載のデータ転送メモリ 装置。

【請求項16】 前記データ処理部の入力回路部と、各 々の前記メモリモジュール用パッファ装置の入力回路部 とが、前記データ出力イネーブル信号によって所定の時 間のみ活性化される請求項9から15のいずれか一項に 記載のデータ転送メモリ装置。

【請求項17】 前記リターンクロックおよび前記デー タ出力イネーブル信号を出力するコントローラチップ を、前記システムバス上に設ける請求項9から16のい ずれか一項に記載のデータ転送メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分類】 未興明は、バスシステム内の一つのシステムバス上でデータを転送する機能を有する 複数のDRAM(ダイミック・ランダムアクセスメモリ)等の複数のメモリデバイスや、このようなメモリデバイスや、このようなメモリデバイスがそれぞれ搭載された複数個のメモリモジュールから構成されるデータ転送メモリ装置に関する。 【0002】一般に、バスシステムにおいては、システ

ム金体の効率を高めるために、複数のメモリデ・バイスまたは複数のメモリモジュールとCPU (中央処理装置) 等との間で各種のデータの入出力を高速にて行うことが要求される。本発明は、複数のメモリデ・バイスをシステムバス上に配置するか、または、このような複数のメモリデ・バイスが搭載されたメモリモジュールを複数個システムバス上に配置して形成さんデータを起送を日装室において、各々のメモリデ・バイスまたはメモリモジュールに対する入出力の対象となる各種のデータを、システムバスのバスラインを介して高速にてかつ途切れなく転送するための一手法について官及するものである。

[0003]

【従来の技術】以下、図19~図21を参照しながら、 従来方式によるデータ転送メモリ装置を使用したパスシ ステムの構成を説明する。図19は、使来の第1例に係 のパスシステムの構成を示すプロック図である。ここで は、ランパス (Rasbus) 方式により動作する複数のラン パスDRAMからなるメモリデバイス、または、このようなメモリデバイスが搭載された複数のメモリモジュールを含むパスシステムの構成を例示する。ただし、ここでは、システムパスフのデータ転送用パスライン(通 常、DOタインと称する)は名節する。

【0005】ここでは、データ出力用クロックラインを かしてトランスファクロック(Transfer Clock)ドーC L Kが転送されると共に、データ入力用クロックライン を介してレシーブクロック(Receive Clock) RーCL Kが転送される。すなわち、この場合は、周一のクロックラインのみを使用して上記のトランスファクロックす ってL Kが転送される。キメモリデバイスまたは冬メモリモジュールへのデータ入力と各メモリデバイスまたは各メモリモジュールからのデータ出力の位相のずれをくすよう にじまって、このデータ出力の位相のずれをくすよう にしている。このクロックライン上の信号のレベルは、 電源ソ はよりレベル脚旋用抵抗 Rt1を介して供給される 電源とはより開発される。

【〇〇〇百】関19に示す使类の第1例のパスシステムでは、複数のメモリデバイスまたはメモリモジュールからチップセット40へのデータ出力は、どのランパスR AM等にアクセスしても同一タイミングになっている。ただし、システムパス及による信号運貨等間でがデータを設置的の半分以上になると、レシーブクロックRーCL Kによるプレトコル人力からトランスファクロックTーCL Kによるブーケルカまでの時間が不足する。このため、システムバス及Lの上限値が制限され、データ転送速度が増加して高速になるほど、システムバス長しを短くしなければならなくなる。

【0007】また一方で、アクノリッジパケットがチップセットへ到着する時間を監視することによって、チップセットがデータの到着をあらかじめ知ることができ

る。ただし、上記アクノリッジパケットがチップセット へ到落する時間は、各々のメモリデバイスまたはメモリ モジュールからの距離で決まるため、チップセットはそ の時間だけ待たなければならなくなる。

【0008】図20は、従来の第2例に係るパスシステムの構成を示すブロック図である。ここでは、DQストローブ (DQ Strobe) 方式により動作する複数のメモリデバイス、または、このようなメモリデバイスが搭載された複数のメモリモジュールを含むパスシステムの構成を例示する。ただし、ここでも、システムパス7のDQインは本能する。

【0009】図20において、システムパス7のパスラ インは、CPU等の一つのチップセット40から、第1 のメモリデバイスまたはメモリモジュール~第mのメモ リデバイスまたはメモリモジュール110-1、110 -2、……、110-m(以下、複数のメモリデバイス またはメモリモジュール110-1~110-mと略記 する)へ向かうメインクロックMCLKを転送するため のMCLKラインと、データ出力時に複数のメモリデバ イスまたはメモリモジュール110-1~110-mの 各々からデータを出力するときに発信されるDQストロ ーブ信号DQSを転送するためのDQSラインとを含 む。上記MCLKライン上の信号のレベルは、電源Vt よりレベル調整用抵抗Rt2を介して供給される電圧によ り調整され、上記DQSライン上の信号のレベルは、電 源Vtより他のレベル調整用抵抗Rt3を介して供給され る電圧により調整される。

【0010】さらに、図20においては、チップセット

40と、基準信号発生器42と、複数のメモリデバイス またはメモリモジュール110-1~110-mとが、 上記のMCLKラインおよびDQSラインに接続されて いる。図20に示す従来の第2例のパスシステムでは、 メインクロックMCLKに同期して複数のメモリデパイ スまたはメモリモジュール110-1~110-mが、 入力されるデータを受け取る。また一方で、複数のメモ リデバイスまたはメモリモジュールからのデータ出力時 (すなわち、データ読み出し時) には、各々のメモリデ バイスまたはメモリモジュールにより生成されるDQス トローブ信号DQSに同期してデータが出力される。 【0011】さらに、複数のメモリデパイスまたはメモ リモジュールへのデータ入力時(すなわち、データ書き 込み時) にもチップセット40からDQストローブ信号 用端子を制御し、このDQストローブ信号用端子を制御 するタイミングに同期して複数のメモリデバイスまたは メモリモジュールが、入力されるデータを受け取る方法 【0012】この方法では、システムパス長しによる信

号遅延時間 E が生ずるので、メモリデバイスまたはメモ

リモジュールの位置により同メモリデバイスまたはメモ

リモジュールがデータ読み出し用のリード命令を受け取

る時間や、メモリデバイスまたはメモリモジュールから 出力されるデータをチップセット40が更け取る時間が まちまちになる。この場合、チップセット40が見かい 命令を発行してから同チップセット40が最初にデータ を受け取るまでに要するファーストアクセス・タイム (ファーストアクセス時間)は、チップセット40から 制御することができないため、同チップセット40は、 メモリデバイスまたはメモリモジュールから出力される データに応じてデータ取り込みウィンドウの位置を変え なければならなくなる。

【0013】特に、チップセット40から最も近い位置にある第1のメモリデバイスまたはメモリモジュールデバイス110一1から出力されるデッタを受け取る時間と、チップセット40から最も遠い位置にある第mのメモリデバイスまたはメモリモジュールデバイス110一なから出力されるデータを受け取る時間とは大き負表のようだが、チップセット40では、これらのメモリデバイスまたはメモリモジュールデバイスからデータを受け取る度に、データ取り込みウィンドウの位置をいちいお設定し直すことが必要になる。

【0014】図21は、従来の第3例に係るパスシステ ムの構成を示すブロック図である。ここでは、リターン クロック (Return Clock) 方式により動作するような、 複数のメモリデバイスがそれぞれ搭載された複数のメモ リモジュールを含むパスシステムの構成を例示する。図 21において、システムパス7のパスラインは、データ 入力時に、チップセット40から、第1のメモリモジュ ール~第mのメモリモジュール120-1、120~ 2、……、120-m(以下、複数のメモリモジュール 120-1~120-mと略記する) へ向かうメインク ロックMCLKを転送するためのMCLKラインと、デ 一夕出力時に、複数のメモリモジュール120-1~1 20-mからチップセット40へ向かうリターンクロッ ク (Return Clock) RCLKを転送するためのRCLK ラインとを含む。上記MCLKライン上の信号のレベル は、電源Vtよりレベル調整用抵抗Rt4を介して供給さ れる電圧により調整され、上記RCLKライン上の信号 のレベルは、電源Vtより他のレベル調整用抵抗Rt5を 介して供給される電圧により調整される。

[0015] 図21においても、図19に赤した従来の 第1例と同じように、CPU等からなる一つのチップセット40と、基準信号発生器42と、複数のメモリモジュール120ー1~120ーmとが、システムバスフの MCL ドラインやRCL ドラインやわのライン等に接続されている。ただし、図21の従来の第3例のバスシステムでは、図19に赤した従来の第1例と異なり、各々のメモリモジュール120ーm月に、クロック位相談整用のDLL(ディレイド・ロック・ループ (Delayed Look Loop) の館) 50 ビバッファアン。さら 10 とき会びモジュールパッファを設けている。さら

に、メモリモジュール内の各半導体素子を駆動するため の電源Vocが、レベル関整用総抗R四を介して、チップ セット40から最も遠い位置にあるメモリモジュール1 20-mのイネーブル袋子ENに接続されている。

【0016】この場合、チップセット40から転送され るメインクロックMCLKに応じて、上記メモリモジュ ール120-m内のモジュールパッファが、イネーブル 端子ENのレベルの状態 (ここでは、管頂 Vccによる管 源電圧レベル) に基づき活性化される。このようにして 活性化されたモジュールパッファは、メインクロックM CLKを受け取り、DLL510にて同メインクロック MCLKの位相補正を行う。このメインクロックMCL Kは、位相補正を行った後に、リターンクロックRCL Kとして、各々のメモリモジュールに搭載された複数の メモリデバイスのデータ出力用のクロックとして用いら れる。すなわち、この場合は、図19に示した従来の第 1例のトランファクロックT-CLKの代わりに、メモ リモジュールそのものからリターンクロックRCLKを 生成している。上記のリターンクロック方式では、従来 の第1例のランパス方式と同様に、どのメモリモジュー ルにアクセスした場合でも、当該メモリモジュールから 出力されるデータは、同一タイミングにてチップセット 40に到達する。

【0017】 しかしながら、このようなリターンクロック方式においても、システムバス長しによる信号運延時間 アがデータ転送時間の半分以上になると、従来の第1例のランバス方式と同様に、チップセット40から最も近い位置にあるメモリモジュール120ーmのデータと、最も逃位置にあるメモリモジュール120一mのデータとのアクセス時間に差が生じてくる。 【0018】

【発明が解決しようとする課題】上記のとおり、従来の 第1例のパスシステムでは、システムパスのパスライン 見にり生する信号運転時間が大きくなると、チップセ ットから最も遠い位置にあるメモリデバイスからデータ が到達するのをチップセットにて待つ時間が長くなる。 このため、高速にてデータを転送することが困難にな り、システム全体の効率が低下するという問題が発生する。

【0019】さらに、後来の第2例のバスシステムでは、システムバスのバスライン長により生ずる信号運延時間が大きぐなると、メモリデバイスまたはメモリモジュールから出力されるデータをテップセットが受け取る時間がまちまちになる。このため、メモリデバイスまたはメモリモジュールのテップビットに対する報約的な位置に応じてデップセット内のデータ取り込みウィンドウの位置を戻えなければならなくなるので、システム全体の効率が低下するという間熱が発生する。

【0020】さらにまた、従来の第3例のバスシステムでは、システムバスのバスライン長により生ずる信号課

証時間がデータ転送時間の半分以上になると、従来の第 1例の場合と同様に、チップセットから最も近い位置の メモリモジュールのデータが同チップセットに到達する までの時間と、最も遠い位置のメモリモジュールのデータが同チップセットに到達するまでの時間との間に差が 生じてくる。このため、従来の第1例の場合と同様に、 高速にでデータを転送することが困難になり、システム 全体の数率が低下するといら調整が発生する。

[0021] 本発明は上記問題点に鑑みてなされたものであり、複数のメモリデバイスまたは複数のメモリモジールとの目で時のできる感にてかつ途切れなく転送し、システム全体の効率を高めることが可能なデータ転送メモリ装置を提供することを目的とするものである。 [0022]

【課題を解決するための手段】図1は、本発明の原理機 成を示すブロック図である。なお、これ以降、前述した 構成要素と同様のものについては、同一の参照番号を付 して表すこととする。図1に示すように、本発明のデー タ転送メモリ装置は、一つのシステムパスフ上でデータ を転送する機能を有し、かつ、上記データを処理するC PU等のデータ処理部4により制御される複数のメモリ デバイスを含む。あるいは、複数のメモリデバイスの代 わりに、複数のメモリデバイスがそれぞれ搭載された複 数のメモリモジュールを含む。ここでは、本発明の原理 構成図を簡単化するために、上記のような複数のメモリ デバイス、または後述の複数のメモリモジュールを、第 1のメモリデバイスまたはメモリモジュール3-1~第 mのメモリデバイスまたはメモリモジュール3-m (m は任意の正の整数) のようにまとめて表すこととする。 【0023】上記問題点を解決するために、図1に示す ような複数のメモリデバイスを含む本発明のデータ転送 装置においては、上記複数のメモリデバイス(第1~第 mのメモリデバイス3-1~3-m) の各々は、上記デ 一タ処理部4から出力されるクロック(例えば、メイン クロックMCLK) をもとに生成されるリターンクロッ クRCLKを入出力するリターンクロック入出力手段 (第1~第mのリターンクロック入出力手段1-1~1 -m) と、これらのリターンクロック入出力手段から出 力されるリターンクロックRCLKをもとに生成される データ出力イネーブル信号DQEに基づき、上記データ の出力を活性化する出力活性化手段(第1~第mの出力 活性化手段2-1~2-m)とを備える。

【0024】好ましくは、複数のメモリデバイスを含む
本発明のデータ転送装置においては、システムパスフ上
の所定の位置にあるメモリデバイスのみが、上配リター
ンクロックRCL Kおよび上配データ出カイネーブル信
号DGEを生成するようになっている。さらに、好まし
は、複数のメモリデバイスを含む本発明のデータ転送
装置においては、上記所定の位置にあるメモリデバイス

が、システムパス7上で上記データ処理部4から最も逸い位置にあるメモリデパイス (図1では、第mのメモリデバイス (図1では、第mのメモリデバイス3-m) になっている。

【0025】さらに、好ましくは、複数のメモリデバイ な合む本発明のデータ転送装置においては、上記所定の位置にあるメモリデバイス以外の複数のメモリデバイス 3-1~3-mー1が、データ処理部4により出力選 状された場合、それぞれ、上記所定の位置にあるメモリデバイスにて生成される上記リケーンクロックRCLK および上記データ出力イネーブル信号 00 巨 た入力とし はまげ なり 当該データ出力イネーブル信号 00 巨によって上記データの出力を活性化すると共に、当該リターンクロックRCLKに同期して上記データを出力するようになっている。

【0026】さらに、好ましくは、複数のメモリデバイスを含む本英明のデータ転送装置においては、上記所定の位置にあるメモリデバイス(例えば、第mのメモリデバイス3ーm)が、データ処理部4により出力選択された場合。上記所定の位置にあるメモリデバイス(すなわ、自分自身のメモリデバイス)にて生成されるデータ出力イネーブル信号 DQ Eによって上記データの出力を活性化すると共に、上記所定の位置にあるメモリデバイスにて生成されるリターンクロックRC LKに同期して該データを出力することも可能になっている。

【0027】さらに、好ましくは、複数のメモリデバイスを含む本発明のデータ転送装置においては、上記リターンクロックRCLドおよび上記データ出力イネーブル信号DQEが、任意の位相に設定されるようになっている。このようなリターンクロックRCLドおよびデータ出力イネーブル信号DGEの位相調整は、メモリデバイス内に設けられたりLL等により行われる。

【0028】さらに、好ましくは、複数のメモリデバイスを含む本発明のデータ瓶送装置においては、上記データ処理部4の入力回路部と、各々のメモリデバイス内の出力活性也手段の入力回路部とが、上記データ出力イネーブル保导りの日によって所での時間の決任地されるようになっている。また一方で、図1に示すような複数のメモリモジュールを含む木臭明のデータを送渡電においては、上記後数のメモリデンユール(第1ペーストで、一次第一次半でディイスと、これらの複数のメモリモジュールを引てイスと、これらの複数のメモリデバイスと、これらの複数のメモリディイスと、これらの複数のメモリディイスと、これらの複数のメモリディイスと、これらの複数のメモリデンコールコでラシル理部よとの間で上記データ丸は20名目の信息を入まれるとめのメモリモジュール用パッファ装置とを備えている。

【0020】さらに、このメモリモジュール用バッファ 装置は、上記データ処理部4から出力されるクロック (例えば、メインクロックMCしK)をもとに生成され るリターンクロックRCLKを入出力するリターンクロ ック入出力手段(第1~第mのリターンクロック入出力 手段1-11~11-m)と、これらのリターンクコック入 出力手段から出力されるリターンクロックRCLKをも とに生成されるデータ出力イネーブル信号 DQEに基づ き、上記データの出力を活性化する出力活性化手段(第 1~第mの出力活性化手段2-1~2-m)とを備え る。

【0030】好ましくは、複数のメモリモジュールを含む未発明のデータ転送装置においては、上記システムパステムパステムの形定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置のみが、上起リターンクロックにしたおさない上記テータ出カイネーブル信号 DQE を生成するようになっている。さらに、好ましくは、複数のメモリモジュールを含む本発明のデータ転送装置においては、上記形定の位置にあるメモリモジュールが、上記システムパスア上で上記データ処理部4から最も遠い位置にあるメモリモジュール(図1では、第mのメモリモジュール・の一なっている。

【0031】さらに、好ましくは、複数のメモリモジュールを含む本条明のデータ転送装置においては、上部所定の位置にあるメモリモジュール用バッファ装置3以外のメモリモジュール用バッファ装置が、データ短期第4により出力選択された場合。上記所定の位置にあるメモリモジュール内のメモリモジュール用バッファ装置が一条出た。 成されるリターンクロックRCL ドおよび上記データ出力イネーブル信号DQEを入力として受け取り、上記の出力選択されたメモリモジュール内のメモリデバイスに供給するようだなっている。

【0032】さらに、好ましくは、複数のメモリモジュールを含む本発明のデータ転送装置においては、上記所定の位置にあるメモリモジュール以外のメモリモジュール内のメモリモジュールスのメモリモジュールスのメモリモジュールルスのメモリモジュールルスのメモリモジュールルスのメモリモジュールルスのメモリモジュールルスのメモリモジュールルスのメモリモジュールルスのよりなモリモジュータの出力によった場合りQEによった記データの出力を活性化すると共に、当該リターンクロックRCLKに開閉して、対策するメモリモジュール用パッな数置に上記データを送出するようになっている。

[0033] さらに、好ましくは、複数のメモリモジュールを含むる条即のデータ転送装置においては、上配所定の位置にあるメモリモジュールに搭数されているメモリデバイスが、データ処理部4により出力選択された場も、上紀所定の位置にあるメモリモジュールののメモリモジュール用パッファ装置(すなわち、自分自身のメモリモジュール用パッファ装置(すなわち、自分自身のメモリロックRCLKおよびデータ出力イネーブル信号 DQ EE に入力として受け取り、当該データ出力イネーブル信号のQE によって上記データの出力を活性化すると共に、当該リターンクロックRCLKに同期して、上記所定の位置にあるメモリモジュール内のメモリモジュール内のメモリモジュール内のメモリモジュールオッファ装置に上記データを送出することも可能にな

っている。

【0034】さらに、好ましくは、複数のメモリモジュールを含む本発明のデータ転送装置においては、上記リターンクロックRCLKおよび上記デーク出力イネーブル信号DOEが、任意の位相に設定されるようになっている。このようなリターンクロックRCLKおよびデータ出力イネーブル信号DQEの位相調整は、メモリモジュール用バッファ装置内に設けられたDLL等により行われる。

【0035】さらに、好ましくは、複数のメモリモジュ ールを含む本発明のデータ転送装置においては、上記デ ータ処理部4の入力回路部と、各々のメモリモジュール 用パッファ装置の入力回路部とが、上記データ出力イネ ーブル信号DQEによって所定の時間のみ活性化される ようになっている。複数のメモリデバイスまたは複数の メモリモジュールを含む本発明のデータ転送装置によれ ば、CPU等のデータ処理部4から最も違い位置にある メモリデバイスまたはメモリモジュール (例えば、第m のメモリデバイスまたはメモリモジュール) からリター ンクロックRCLKを生成すると共に、このリターンク ロックRCLKに基づき任意のメモリデバイスまたはメ モリモジュールの出力回路部を活性化するデータ出力イ ネーブル信号DQEを生成する。このデータ出力イネー ブル信号DQEは、リターンクロックRCLKに同期 し、このリターンクロックRCLKと同一方向に(すな わち、データ処理部4に向かって)流れる。このため に、システムパス長がどのように長くなっても、かつ、 データ転送時間が信号遅延時間での半分以下になる程高 速であっても、システムパスフ上の任意のメモリデパイ スまたはメモリモジュールから、CPU等のデータ処理 部4に対し同一アクセス時間でデータを転送することが 可能になる。

【0036】特に、ギガパイト (GB) ~テラパイト (TB) といったような大規模なパスシステムを構築し た場合に、このようなパスシステムにおけるデータ転送 速度は最高速度を維持することができる。上記のような 大規模なパスシステムを構築した際の不都合な点 (ペナ ルティ) は、ファーストデータ (CPU等のデータ処理 部4がリード命令を発行してから同データ処理部4が一 番最初に受け取るデータ) に対するアクセス時間の遅れ だけで済む。しかも、このようなファーストデータに対 するアクセス時間の遅れは、各メモリデバイスまたは各 メモリモジュールで同一化することができるので、デー タ処理部4にとってデータ処理が容易に行える。さら に、リターンクロックRCLKは、レジスタ等を適切に 設定することにより、データ処理部4において同データ 処理部から生成されるメインクロックMCLKと同相に することができるので、システム全体の効率が向上す

【0037】かくして、本発明では、複数のメモリデバ

イスまたは複数のメモリモジュールと C P U 等との間で 各種のデータを高速にてかつ途切れなく転送することが できるので、バスシステムにおけるデータ転送速度とし て最高速度が維持されると共に、システム全体の効率を 高めることが可能になる。

[0038]

【発明の実施の形態】以下、添付図面(図2~図17) を参照しながら本発明の好車にしい実施例を設明すると とする。図2は、本発明の一実施例に低るパパシステム の構成を示すブロック図であり、図3は、本発明の一実 施例に使用されるメモリデバイスの一例を示す図であ り、図4は、本発明の一実施例に使用されるメモリモジ ユール用パッファ装筐の一例を示すブロック図であり、 図5は、図4のメモリモジュールに使用されるメモリデ バイスの一例を示すブロック図である。

[0039] 図2~図4に示す本発明の一実施例は、基本的に、 約念したような従来の第3例のリターンクロック方式によるバスシステム (図21参照) の欠点を補うために考え出されたパスシステムである。このような本発明の一実施例は、複数のメモリデバイスが搭載されたメモリモジュールだけでなく、メモリデバイス単体にも適用することが可能である。

【0040】図2において、システムパスフのパスライ ンは、データ入力時に、データ処理部4(図1)を構成 するCPU等のチップセット (チップセット#0) 40 から、-1番目のメモリデパイスまたはメモリモジュー ル~第mのメモリデバイスまたはメモリモジュール3 ー 1 r、3-1、3-2、……、3-m (以下、複数のメ モリデバイスまたはメモリモジュール3-1r~3-m と略記する) ヘメインクロックMCLKを転送するため のMCLKラインと、データ出力時に、複数のメモリモ ジュール3-1r~3-mからチップセット40へ向か うリターンクロックRCLKを転送するためのRCLK ラインとを含む。なお、ここでは、チップセット40か らあらゆる方向にシステムパスフが伸びており、このよ うなシステムパスフ上に複数のメモリデバイスまたは複 数のメモリモジュールを配置することが可能であること を示すために、一1番目のメモリデバイス3-1 rを図 示することとする。

【0041】さらに、ここでは、複数のメモリデバイス またはメモリモジュール3-11~3-mでの位相ずれ を考慮して、これらのメモリデバイスまたはメモリモジ ュールに入力されるメインクロックを、それぞれMCL K-1~MG LKMにより表すこととする。さらに、テ ップセット40から最も遠い位置にある第mのメモリデ バイスまたはメモリモジュール3-mからリターンクロ ックRGL LK Mが生成されてGL Kラインに出力され ものとする。なお、テップセット40に到達するタイ に、同チップセット40に到達するタイミングのリター ンクロックをRCL KOにより繋すこととする。さらにまた、システムパスフのパスラインは、チップセット0と複数のメモリデバイスまたはメモリモジュール3ー1~3ーmとの間でデータを拒認するためのDCコテンを含む。このDCコテンとの複数のメモリデバイスまたはメモリモジュールのデータ入出力信号を仕事すれた。カルのデータに関連するデータ入出力信号を、それぞれDQ1~DQmにより表すこととする。さらに、チップセット40に到達するデータ人出力信号を、DQ0により表すこととする。

【0042】 図2においては、図21に示した従来の第 3例と同じように、GPU等からなる一つのテップセッ ト40と、基準信号免生器42と、複数のメモリデバイ スまたはメモリモジュールロー1r~3-m 図20の 複数のメモリモジュールにほぼ対応する)とが、システ ムバス7のMCL KラインやRCL KラインやDQライン等に接続されている。

【0043】本発明の一実施例にて使用される複数のメ モリデバイスが、システムパスフに直接接続されている 場合、好ましくは、これらのメモリデバイスの各々は、 図3に示すようなメモリデバイス30により構成され る。このメモリデバイス30は、本発明のリターンクロ ック入出力手段(図1参照)として、チップセット40 から出力されるメインクロックMCLKをもとに生成さ れるリターンクロックRCLKを入出力するリターンク ロック入出力回路(図3では、第kのリターンクロック 入出力回路として示す、ここで、kは任意の正の整数: 1≦k≦m) 10-kを設けている。さらに、本発明の 出力活性化手段(図1参照)として、上記リターンクロ ックRCLKをもとに生成される負論理のデータ出力イ ネーブル信号/DQE (このデータ出力イネーブル信号 は、出力活性化信号ともよばれる) に基づきデータの出 力を活性化する出力活性化回路(図3では、第kの出力 活性化回路として示す)20-kを設けている。 【0044】さらに、図3に示すメモリデバイス30に

は、イネーブル信号をメモリデバイスに供給するための イネーブル場子ENが設けられている。このイネーブル 場子ENは、レベル製整用紙に取り~ Rmeを介して、各 々のメモリデバイス(またはメモリモジュール)内の各 半導体素子を駆動するための高電位の電源Voci上接続さ れるか、または、低電位(例2ば、アースレベル)の他 の電源Vssに直接接続されている。この場合、上記イネ ーブル信号は、データ技み出しの際に、リターンクロッ 外RCL K8よびデータ出力イネーブル信号(すなわ ち、出力活性化信号)/ DQEをどのメモリデバイス (またはメモリモジュール) から送出するかを決定する ために使用される。

【0045】ここで、再び図2に戻り、複数のメモリデ パイスにおけるリターンクロックRCLKとデータ出力

イネーブル信号/DQEの入出力の関係を説明する。図 2においては、チップセット40から最も遠い位置にあ る第mのメモリデパイス3ーmのイネーブル端子ENの みが、レベル調整用抵抗Rpmを介して特定の高電位の電 源Vocに接続されており、この第mのメモリデバイス3 -m以外のメモリデバイスの各々は、低電位の他の電源 Vssに直接接続されている。すなわち、チップセット4 Oから最も遠い位置にある第mのメモリデバイス3-m のイネーブル端子ENのみが"H (High)"レベルに設 定され、その他のメモリデバイスのイネーブル端子EN は "L (Low) " レベルに設定されている。この場合、 チップセット40から最も遠い位置にある第mのメモリ デパイス3-mが "H" レベルのイネーブル端子ENに より選択された状態になり、上記のチップセット40か ら最も遠い位置にある第mのメモリデバイス3-mのみ から、リターンクロックRCLK(すなわち、リターン クロックRCLKm) が生成されると共に、負給理のデ ータ出力イネーブル信号/DQE(すなわち、データ出 カイネーブル信号/DQEm)が生成され、システムパ ス7上のRCLKラインに送出される。

【0046】さらに、チップセット40から最も遠い位 置にある第mのメモリデバイス3~m以外のメモリデバ イスの各々においては、前述したように、イネーブル錯 子ENが低電位の電源Vssに接続され、"L"レベルに 設定されている。この状態で、第mのメモリデバイス3 ーm以外のメモリデパイスの各々は、上記第mのメモリ デパイス3-mから送出されるリターンクロックRCL Kおよびデータ出力イネーブル信号/DQEmを入力と して取り込む。さらに、チップセレクト信号/CS等に よりチップセット40から選択されたメモリデバイスが 自分であれば、当該メモリデバイスは、上記データ出力 イネーブル信号/DQEmに基づき上記メモリデパイス 内の出力回路部を活性化し、アドレス信号に対応する番 地に記憶されているデータ (メモリデータ) を、上記の リターンクロックRCLKmに同期してシステムパス上 のDQラインに出力する。

【0047】この場合、注意しなければならない点は、 上記のリターンクロックRCLKmおよびデータ出力イネーブル信号/DQEmを出力しているメモリデバイスでも、チップセット40から選択されたさきには、自分自身が生成とリターンクロックRCLKmおよびデータ出力イネーブル信号/DQEmを出力には、チップセット40から選択されたメモリデバメコールは、チップセット40から選択されたメモリデバイス3ーm自身である場合、この第mのメモリデバイス3ーmは、上記のリターンクロック RCLKmおよびデータ出力イネーブル信号/DQEmを入力として受け取り、データ出力イネーブル信号/DQEmを入力として受け取り、データ出力イネーブル信号/DQEmを入力として受け取り、データコックRCLKに同期してデ ータを出力する。このデータ出力イネーブル信号/DQ Emは、リターンクロックRCLKmに同期し、このリ ターンクロックRCLKmに同期一方向に資本も、すなわ ち、データ出力イネーブル信号/DQEmは、データ風 理部4に向かって流れる。なお、チップセット4〇に割 達するタイミングのクロックRCLKOの位相は、上記 メインクロックMCLKOと位相を一致させることも可 能である。

【0048】複数のメモリモジュールを使用してパスシ ステムを構成する場合にも、前述の複数のメモリデバイ スの場合と同様なことがいえる。本発明の一実施例にて 使用される複数のメモリモジュールにおいては、モジュ ール形式の複数のメモリデパイス30′-1~30′m (図4では、第1のメモリデバイス30'-1~第m のメモリデバイス30′-mとして図示する)が、メモ リモジュール用パッファ装置を介してシステムパスァに 接続されている場合、好ましくは、これらのメモリモジ ユールの各々は、図4に示すようなメモリモジュール3 5により構成される。このメモリモジュール35は、複 数のメモリデバイス30'-1~30'-m (図4で は、第1のメモリデバイス30′-1~第mのメモリデ パイス30′ーmとして図示する)と、これらの複数の メモリデバイスとチップセット40との間で、メモリデ ータに関連するデータ入出力信号DQや、アドレス制御 用のメインクロックMCLKや、リターンクロックRC LKや、負論理のデータ出力イネーブル信号/DQEM 等を入出力するためのメモリモジュール用パッファ装置 として機能するメモリモジュール用パッファ回路5(図 4の斜線部)とを備えている。

【0050】さらに、図4に赤ずメモリモジュール35 には、イネーブル信号をメモリモジュール用パッファ回 路5に供給するためのイネーブル端子EN (例えば、第 mのメモリモジュールに設けられたENm) が設けられ ている。このイネーブル端子ENは、レベル問整用技術 Rpi~Rpmを介して、高電位の電源Vcciた接続される か、または、低電位(例えば、アースレベル)の他の電 源Vssに直接接続されている。この場合、上記イネーブ ル信号は、データ読み出しの際に、リターンクロック CL Kおよびデータ出カイネーブル信号(ゲなわち、出 カ活性化信号) / DQEMをどのメモリモジュールから 送出するかを決定するために使用される。

【0051】ここで、再び図2に戻り、複数のメモリモ ジュール内のメモリモジュール用パッファ装置における リターンクロックRCLKとデータ出力イネーブル信号 /DQEMの入出力の関係を説明する。図2において は、チップセット40から最も遠い位置にある第mのメ モリモジュールのイネーブル端子EN (ENm) のみ が、レベル調整用抵抗Rpmを介して特定の高電位の電源 Vocに接続されて "H" レベルに設定され、この第mの メモリモジュール以外のメモリモジュールの各々は、低 **電位の他の電源 Vssに直接接続されて "L" レベルに設** 定される。この場合、チップセット40から最も違い位 置にある第mのメモリモジュールが"H"レベルのイネ ーブル端子ENにより選択された状態になり、チップセ ット40から最も遠い位置にある第mのメモリモジュー ル内のメモリモジュール用パッファ装置から、リターン クロックRCLK(すなわち、リターンクロックRCL Km)が生成されると共に、負論理のデータ出力イネー ブル信号/DQEM(すなわち、データ出力イネーブル 信号/DQEMm) が生成され、システムパスフ上のR CLKラインに送出される。すなわち、メモリモジュー ル内のメモリモジュール用パッファ装置においても、メ インクロックMCLKからリターングロックRCLKと データ出力イネーブル信号/DQEMを生成するメモリ モジュール用パッファ装置は、一つのシステムパス上で イネーブル端子ENにより選択されている一つのメモリ モジュール用パッファ装置のみである。

【0052】さらに、図2においては、チップセット4 Oから最も遠い位置にある第mのメモリモジュール内の メモリモジュール用パッファ回路以外のメモリモジュー ル用パッファ装置の各々は、上記リターンクロックRC L Kmおよびデータ出力イネーブル信号/DQ EMmを 入力として受け取り、ローカルのリターンクロックRC LKL (Lはローカルの意味)を生成すると共に、この リターンクロックRCLKLに基づき各々のメモリデバ イス30'-1~30'-mの出力回路部を活性化する 負論理のローカルのデータ出力イネーブル信号/DQE L (Lは同じくローカルの意味)を生成する。このデー タ出力イネーブル信号/DQELは、リターンクロック RCLKLに同期し、このリターンクロックRCLKL と同一方向に流れる。すなわち、データ出力イネーブル 信号/DQELは、メモリモジュール内の各々のメモリ デパイスに向かって流れる。

【0053】ただし、上記のようなモジュール形式の構 成においては、他のメモリモジュールに設けられたメモ リモジュール用パッファ回路は、リターンクロックRC LKとデータ出力イネーブル倡号/DQEMを取り込む だけではなく、メモリモジュール内の各々のメモリデバ イスに対してこれらの倡号を伝える機能を有する。それ ゆえに、メモリモジュール内でリターンクロックRCL Kおよびデータ出カイネーブル信号/DQ EMをそれぞ れパッファリングして得られるローカルのリターンクロ ックRCLK Lおよびデータ出カイネーブル電号/DQ ELが、メモリモジュール用パッファ回路から出力信号 として出力される。必要があれば、メインクロックMC LKやデータ入出力信号の仓も、メモリモジュール用が、 ツフ回路にてパッファリングした後に、ローカルの多 インクロックMCL KL (Lは同じくローカルの意味) やデータ入出力信号のQL (Lは同じくローカルの意味) やデータ入出力信号のQL (Lは同じくローカルの意味) とどで出かることも可能である。

【0054】本発明の一実施別に使用されるメモリモジュールが上記のような構成になっているために、このメモリモジュール形にに用いられるモジュール形式のメモリデバイスは全て、出力信号であるローカルのリターンクロックRCLKにおよびデータ出力イネーブル信号・クロシーンのように、当然のことながら、リターンクロックとデータ出力イネーブル信号の発生策を示すイネーブル様子ENも必要としない。このようなメモリディイス30°の一構成例を図515末メモリデバイス30°の一構成例を図515末メ

【0055】図5においては、メモリモジュール内の各々のメモリデバイス30′は、ローカルのリターンクロックRCLK1を入力として受け取るリターンクロック入力回路(図5では、第kのリターンクロック入力回路(図5では、5k~000円を一つでは、10°によっと、上記ローカルのリターンクロックRCLK1をもとに生成されるローカルのデータ出力イネーブル信号(フロ・メールでは、カル海径は、出力活性を化度与とよばれる)に基づきデータの出た大きには、第kの出力活性化回路(図5では、第kの出力活性化回路として示す)20°によど確している。

【0057】さらに、図2、図4および図5においては、チップセット40から最も遠い位置にあるメモリモジュール内の復数のメモリデバイス30′-1~30′-01

モジュール用パッファ回路にて生成されるローカルのリターンクロックRC人にしまなびデータ出力イネーブル 信号ノのBELを入力として受け取り、このデータ出力イネーブル信号/DQELによってデータの出力を活性化すると共に、上記リターンクロックRCLKLに同期して上記データを上記メモリモジュール用パッファ回路に送出する。

【回058】さらに、図2、図4および図5においては、チップセット4のから最も遠い位置にあるメモリモシュール内の機数のメモリデバイス30'~1~30'~mの各々は、このメモリモジュールが環状された場合、当該メモリモジュール内のメモリモジュール用バッフロ路にて生成されるリターンクロックRCLKしおよびデータ出力イネーブル信号/口QELを入力として受け取り、当該データ出力イネーブル信号/口QELによってデータの出力を活性化すると共に、リターンクロックRCLKLに同類して上記データを上記メモリモジュール用バッファ装置に送出する。

【0059】換書すれば、上記のようなモジュール形式の構成においても、リターンクロックRCLKおよびデータ出力イネブル信号/00星Mを担力しているメモリモジュール内のメモリモジュール内のパリーでは一次では一次では一次では、カップセット40から最も遠い位置にある第mのは、同メモリモジュール内のメモリモジュール用パッファ回路に対してもリターンクロックRCLKとデータ出力イネーブル信号/00星Mを出力することができる。それゆえに、上記リターンクロックRCLKおよびデータ出力イネーブル信号/00星Mを出力しているメモリモジュールのメモリデバスでも、デッセット40から選択されたときには、他のメモリモジュールと同じタイミングでメモリデジュールと同じタイミングでメモリデジュールと同じタイミングでメモリデータを出力することが可能である。

【0060】図2~図5の本条明の一楽施例に使用される ボータ転送メモリ装置が、複数のメモリデバイスにより 場成される場合、および、複数のモジュールにより構成 される場合のいずれにおいても、データ出カイネーブル 個号/10日 にまたは/10日 医Mは、リターンクロックR CL Kと同一方向に流れるので、システムパス長しがど のように長くなっても、システムパス といのまし リプロイスまたはメモリモジュールから、チップセット 4 Oに対し同一アクセス時間でデータを転送することが できる。

 ちに示した本発明の一実施例においては、上記チップセット40の入力回路部と、各々のメモリデバイスまたは メモリモジュール内部の出力気性化回路の入力回路部と が、上記データ出力イネーブル侵号ゲリロ日またはゲリ のEMによって所定の時間のみ活性化されるようになっ ている。それゆえに、チップセット40や、各々のメモ リデバイスまたはメモリモジュールの出力活性化回路の 別費費力が始速される。

【0062】図6および図7は、本発明の一実施例において、第1の条件により異なるメモリデバイス間またけ、メモリモジュール間でギャップレス・リードが引っているののおよびそのこである。ここでは、図6および図7・イスをは、図6および図7・イスをはメモリモジュールのデータの数み出しを行った後に、他のメモリデバイスまたはメモリモジュールのデータの読み出しを連接して作う場合(ギャップレス・リード(個8pless Read)、すなわち、インタリーブ(Interleave)動作を実行する場合)の本発明の一実施例の動作を説明する。

【0063】ただし、この場合、クロック思波数400 MHzにて動作するDDR SDRAM (Double Data Rate Synchronous DRAM ) からなるメモリデバイスまた はメモリモジュールが、キャス・レイテンシーCL (Co lumn Access Strobe Signa!Latency の略) = 3、読み 出されるデータのピット長BL=4ピット、および2X ルールの条件下で動作する場合を想定する。ここで、キ ヤス・レイテンシーCLは、メモリデバイスが活性化さ れた状態(アクティブ状態)のときに、CPU等により リード命令が発行されてから何クロックサイクル目にデ 一夕出力イネーブル信号が出力されるかを示すものであ る。例えば、CL=3の場合には、データ読み出し命令 が発行されてから3クロックサイクル目にデータ出力イ ネーブル信号が出力されることになる。さらに、クロッ ク周波数の逆数を示すクロックレート t C L K = 5 n s (nsは10-9秒)、データ転送速度が2.5ns、位 相ずれ時間 t A C = t O H ≒ 1. 25 n s、システムパ ス長L=30 cm、および、伝播遅延時間 τ=3 n s で あると仮定する。

【0064】さらに、ここでは、チップセットから最も近い位置にあるメモリデバイスまたはメモリモジュールのデータの読み出しを行った後に、同じ位置のメモリデバイスまたはメモリモジュールのデータのごの名を選択した。チップセットから最も遠い位置にあるメモリデバイスまたはメモリモジュールのデータの読み出しを行った後に、最近近心位置にあるメモリデバイスまたはメモリモジュールのデータの読み出しを行った後に、最近近心位置にあるメモリデバイスまたはメモリモジュールのデータの読み出して行う場合の各々の倡号波形とを比較することとする。

【0065】本発明の一実施例では、図6の (a) 部に

来すように、チップセットにより生成されたメインクロックMGLKOは、MGLKラインを介して、上記チップセットから最も遠い位置にあるを介して、大上記チップセットから最も遠い位置にある。さらに、図6の(b) 部はよび(o) 部に示すように、チップセットから最も遠い位置にあるメモリデバイスまたはメモリモジュールに入力されたメインクロックMGLK(mの位相は、DLム等年間へ任意の値に開発した後に、リターシクロックRGLK(mとして出力される。これと平行してリターンクロックRGLK(mとして出力される。これと平行してリターンクロックRGLK(mを)がら派生させたデータ出力オーブル信号(すなわち、出力活性化信号)/ DQEm(または/プQEMm)が出力される(図6の(d) 節)。

【0066】メモリデバイスを対象とする場合、このデ ータ出力イネーブル信号/DQEmは、システムパスを 介して全てのメモリデパイスに入力され、同メモリデバ イス内の内部信号としてデータ出カイネーブル信号/D QE I mが生成される (図6の (e) 部)。さらに、リ ターンクロックRCLKmおよびデータ出力イネーブル 信号/DQE1mに同期して、チップセットからのリー ド命令 (RDm) により選択されたメモリデバイス (す なわち、チップセットから最も遠い位置にある第mのメ モリデバイス) からデータ (QQ-m~Q3-m) が出 力される (図6の (f) 部)。次に、チップセットから のさらなるリード命令(RD1′)により、他のメモリ デパイス、例えば、チップセットから最も近い位置にあ るメモリデバイス (第1のメモリデバイス) が、ギャッ プレス・リード助作を実行すべき出力デバイスとして選 択された場合、データ出力イネーブル信号/DQEm′ (データ出力イネーブル信号/DQEmに対応する)に 同期してデータ出力イネーブル信号/DQEIm'(た だし、m=1) が生成される (図7の (h) 部および (i)部)。

【0067】 さらに、モノマルチパイブレータ(ワンシ ョット) 等により、選択されたメモリデバイス (第1の メモリデバイス)のデータ出力イネーブル信号/DQF Im' (ただし、m=1)を1クロック期間だけ"L" レベルにし、その他の非選択メモリデバイスのデータ出 カイネーブル信号を"H"レベルにする。ここでは、選 択されたメモリデバイス (第1のメモリデバイス) のみ データ出カイネーブル信号/DQEIm' にて出力回路 部が活性化され、リターンクロックRCLK(RCLK m) に同期して (図7の (g) 部) 、以前のデータ (Q 0-m~Q3-m) の後に今回のデータ (Q0-1'~ Q3-1') が連続して出力される (RDm-RD1モ 一ド、図7の(1)部)。この場合、リターンクロック RCLKの転送インピーダンスと、データ出力イネーブ ル信号/DQEおよびデータ入出力信号DQの転送イン ピーダンスとを一致させることにより、チップセットか らは、どのメモリデバイにアクセスをかけた場合でも、

リード命令発行から一定時間(ここでは、アクセス時間 (アクセス・タイム)はOAC=21ns(CL×tC K+2とr=3×5ns+2×3ns))でファースト データを受け取ることができる。それゆえに、このファ ーストデータをチップセットにて受け取った後は、同チ ップセットは高速にてかつ造切れなくデータを受け取る ことが可能になる。

【0068】さらにまた、チップセットから最も近い位置にあるメモリデバイスのデータの誘み出しを行った。 に、同じ位置のメモリデバイスのデータの誘み出しを直 様して行う場合も、リード命令発行から一定時間(アク セス時間 t GAC=21ns) でファーストデータを受 け数ることができる(図7の(j) 部誌よび(k) 割)。この場合、リターンクロックRCLKに同期し で、以前のデータ(GO-11~G3-1)の後に、同じ メモリデバイス内のデータ(GO-11~G3-11)が連続して出力されることになる(RD1-RD1'モード)。

【0069】また一方で、メモリモジュールを対象とす る場合、上記データ出カイネーブル信号/DQEMm は、システムパスを介して全てのメモリモジュール内の メモリモジュール用パッファ装置に入力され、間メモリ モジュール内の複数のメモリデバイス内の内部信号とし てローカルのデータ出力イネーブル信号/DQELmが 生成される(図6の(e)部)。さらに、リターンクロ ックRCLKmおよびデータ出カイネーブル信号/DQ ELmに同期して、チップセットからのリード命令 (R Dm) により選択されたメモリモジュール、すなわち、 チップセットから最も遠い位置にある第mのメモリモジ ュール) からデータ (Q0-m~Q3-m) が出力され る(図6の(f)部)。次に、チップセットからのさら なるリード命令 (RD1') により、他のメモリモジュ ール、例えば、チップセットから最も近い位置にあるメ モリモジュール (第1のメモリモジュール) が、ギャッ プレス・リード動作を実行すべき出力モジュールとして 選択された場合、データ出力イネーブル信号/DQEM m'(データ出力イネーブル信号/DQEMmに対応す る) に同期してデータ出力イネーブル信号/DQEL m' (ただし、m=1) が生成される (図7の (h) 部 および (i) 部)。

リモジュールが選択されてデータ出力イネーフル信号ノ 口QEL町、が生成された後の動作は、前述のメモリデ バイスを対象とした場合の動作(関7の()) 部~ (k) 部)と実質的に同じなので、ここでは、その評価 依の表した。第2の条件により異なるメモリディイス間 またはメモリモジュール間でギャップレス・リード動作 を行う場合の各々の信号波形を示すタイミングチャート のその1まおどでの2である。

【0070】チップセットから最も近い位置にあるメモ

【0071】ここでは、前途の図6および図7の場合と 同様に、あるデバイスまたはメモリモジュールのデータ の該み出しを行った後に、他のメモリデバイスまたはメ モリモジュールのデータの該み出しを連続して行う場合 の各々の信号波形が示さされている。この場合、モノマル デバイブレータ等により、選校されたメモリデバイスま たはメモリモジュールのデータ出カイネーブル信号/D QEIm / DQEIm 、/DQEIm または/D QEIm を170日の実別が圧性化する (\*L" ベルにする) 代わりに、データが出力されている期間 中、上記のデータ出力イネーブル信号を正性化するよう にしている点が、前途の図6および図7の場合と異なる (図8の(e)) 部、および図9の(i)部)。

[0072] その他の条件、およびバスシステムの動作は、前述の更らおよび関すの場合と実質的に同じなので、ここでは、その群軸な世界を省略する。図10および図11は、本発明の一実施例において、第3の条件により異なるメモリデバイス間でギャップレス、リード動作を行う場合の各々の信号表形をデオタイミングチャートのその11およびその2である。

【0073】ここでは、あるメモリデバイスのデータの 読み出しを行っている最中に、リード・インタラブト

(Read Interrupt) 動作により、他のメモリデバイスの データの膝み出しを行う場合の各々の信号波形が示され ている。この場合、チップセットからのリード命令(R Dm) によって、現在データの膝み出しを行っているよ モリデバイス(例えば、チップセットから最も速い心値 にあるメモリデバイス) に対しパースト・ストップをか けることにより、当該メモリデバイス内部のデータ出力 イネーブル信号/DQEIm'を不活性化する(図) の(o) 部)。また一方で、リード・インタラブト動作 (RD1') により選択されたメモリデバイス(例え ば、チップセットから最も近い位置にあるメモリデバイス(の) ス)に対しバースト・スタートをかけることより、当 該メモリデバイス内部のデータ出力イネーブル信号/D QEIm'(ただし、m=1)を活性化する(図11の (1) 部)。

【〇〇74】その他の条件、およびパスシステムの動作は、前途の図らおよび図7の場合と実質的に同じなので、ここでは、その詳細な説明を省略する。図10および図11に赤すようなリード・インタラブ・動作による他のメモリデバイスのデータの読み出しを行う場合でも、前途の図ののののチャップレス・リー筋作による異なるメモリデバイス間のデータの読み出しを行う場合と四様に、チップセットからは、どのメモリデバイのサード・インタラブト動作を対けた場合でも、リードの令発行から一定時間(ここでは、アクセス時間 t C A C = 2 1 n s) でファーストデータを受け取ることができ。それゆえに、のファーストデータを受け取ることができる。それゆえに、このファーストデータを受け取ることができた。それゆえに、このファーストデータを受け取ることができたこそができまった後は、高速にてかつ途切れなくデータを

受け取ることが可能になる。

【0075】ここで、本発明の実施例を用いてデータの 読み出しを行った場合のデータ転送の様子と、従来の方 まを使用してデータの読み出しを行った場合のデータ転 送の様子との違いをより明確にするために、従来の第2 例のDQストローブ方式および従来の第3例のリターン クロック方式によるそ々の信号波形を置12~図15に 図示することとする。

【0076】図12および週13は、従来のDOストロ 一プ方式において異なるメモリデバイス間でギャップレ ス・リード動作を行う場合の各々の個号速数を示すタイ ミングチャートのその11およびその2である。ここで は、あるメモリデバイスまたはメモリモジュールのデー 夕の読み出しを行った後に、他のメモリデバイスまたは メモリモジュールのデータの読み出しを連枝して行う場 も、すなわち、インタリーブ動作を実行しようとした場 合の各々の激彩が示されている。ただし、この場合、ク ワックレートやデータ転送速度等の条件は、前途の実施 例の場合と同じであると仮定する。

【0077] 従来のDQストロープ方式によるパスシステムでは、図20を参照しながら既述したように、システムパス長による信辱理証券間でが生ずるために、メモリデバイスの位置により同メモリデバイスがデータ終み出し用のリード命令を受け取る時間や、メモリデバイスから出力されるDQストローブ信号PQB1~PQB mに同期してメモリデバイスから出力されるデータをチップセットが受け取る時間がまちまちになる(図12の(a) 節一図13の (h) 130 (h) 130

【0078】 それゆえに、チップセットからのリードの (RDm) に従って所定のメモリデバイス (例えば、 チップセットから最も遠い位置にあるメモリデバイス) のデータの膝み出しを行ってから、他のメモリデバイス (例えば、チップセットから最も近い位置にあるメモリ デバイス) に対しギャップレス・リード命令 (RD

1′)がかかったときに(DQストローブ信号が"H" レベルまたはハイインピーダンス状態 (Hi -z) のと きに)、当該メモリデバイスのチップセットからの距離 がかなり異なるために、両メモリデバイスに対するアク セス時間 t CACが異なってくる。この結果、図13の (k) 部および (1) 部に示すように、インタリーブ動 作を実行しようとしても、チップセットからの距離が異 なるメモリデバイス間での調停がスムーズに行えなくな る。この結果、同図のハッチング部分のようなパス衝突 が発生し、高速にてデータを転送することが困難にな る。なお、チップセットから最も近い位置にあるメモリ デバイスのデータの読み出しを行った後に、同じ位置の メモリデバイスのデータの読み出しを連続して行う場合 は、アクセス時間 t CACの違いは生じないので、リー ド命令発行から一定時間遅延した後に、連続してデータ を転送することができる(図13の(i)部および

(j) 部)。

【0079】図14および図15は、従来のリターンクロック方式において異なるメモリデバイス間でギャップレス・リード動作を行う場合の各々の信号変形を示すタイミングチャートのその1およびその2である。ここでも、あるメモリデバイスまたはメモリモジュールのデータの読み出しを行った後に、他のメモリデバイスまたはメモリモジュールのデータの読み出しを連絡して行う場合、すなわら、インタリーブ動作を実行したした場合の各への波形が示されている。ただし、この場合、クロックレートやデータを迅速度等の条件は、前述の実施例の場合と同じてあると仮定する。

【0080】従来のリターンクロック方式によるバスシステムでは、図21を参照しながら既述したように、システムバス長しによる信号選互時間 r がデータ転送時間の半分以上になると、チップセットから最も近い位置にあるメモリモジュールのデータと、最も減い位置にあるメモリモジュールのデータとのアクセス時間に差が生じてくる(図140(a)能。 (f) 部)。

【0081】それゆえに、あるメモリデバイス (例え ば、チップセットから最も遠い位置にあるメモリデバイ ス)のデータの読み出しを行ってから、他のメモリデバ イス(例えば、チップセットから最も近い位置にあるメ モリデバイス) に対しギャップレス・リード命令がかか ったときに、当該メモリデバイスのチップセットからの 距離がかなり異なるために、両メモリデバイスに対する アクセス時間 t CACが異なってくる。この結果、図1 5の(g) 部、(h) 部および(j) 部に示すように、 インタリーブ動作を実行しようとしても、チップセット からの距離が異なるメモリデバイス間での調停がスムー ズに行えなくなる。この結果、同図のハッチング部分の ようなパス衝突が発生し、高速にてデータを転送するこ とが困難になる。なお、チップセットから最も近い位置 にあるメモリデバイスのデータの読み出しを行った後 に、同じ位置のメモリデバイスのデータの読み出しを連 続して行う場合は、アクセス時間 t CACの違いは生じ ないので、リード命令発行から一定時間遅延した後に、 連続してデータを転送することができる(図15の

(i)部)。

【0082】図16は、未発明の他の実施例に係るパスシステムの構成を示すプロック図であり、図17は、本 発明の他の実施例に使用されるメモリデバイスの一例を 示すプロック図であり、図18は、本発明の他の実施例 に使用されるメモリモジュール用バッファ装配の一例を 示すプロック図である。図16においては、図2~図5 に示した本発明の一実施例の場合と異なり、テップセッ ト40から長速い位置(ゲカウち、第mのグモリデバ イスまたはメモリモジュールが配置される位置)に、技 数のメモリデバイスまたはメモリモジュール制御用のコ ントローラ6からなるコントローラテップを設けてい

る。複数のメモリデバイスを制御の対象にする場合、上 記コントローラ6により、リターンクロックRCLKm およびデータ出力イネーブル信号/DQEmが生成され る。あるいは、複数のメモリモジュールを制御の対象に する場合、上記コントローラ6により、リターンクロッ クRCLKmおよびデータ出カイネーブル信号/DQE Mmが生成される。この場合、コントローラ6からなる コントローラチップに対しリターンクロックおよびデー タ出力イネーブル信号を生成する機能をもたせているの で、制御の対象がメモリデバイスおよびメモリモジュー ルのいずれであっても、上記のリターンクロックおよび データ出力イネーブル信号をどのメモリデバイスまたは メモリモジュールから送出するかを決定するためのイネ ーブル端子ENは不要になる。さらに、図16において は、システムパスフのパスラインは、データ入力時に、 CPU等のチップセット (チップセット#0) 40か ら、一1番目のメモリデバイスまたはメモリモジュール ~第m-1のメモリデパイスまたはメモリモジュール3 -1r、3-1、3-2、....、3-m-1 (複数のメ モリデバイスまたはメモリモジュール3-1r~3-m 一1)へ向かうメインクロックMCLKを転送するため のMCLKラインと、データ出力時に、複数のメモリモ ジュール3-1r~3-m-1からチップセット40へ 向かうリターンクロックRCLKを転送するためのRC LKラインとを含む。

【0083】図16におけるコントローラ6以外の構成 は、前述の図2の構成と実質的に同じなので、ここで は、その詳細な説明を省略する。また一方で、図16に おいては、各々のメモリデバイスまたはメモリモジュー ルは、コントローラ6により生成されるリターンクロッ クRCLKmおよびデータ出力イネーブル信号/DQE mまたは/DQEMmを入力として受け取り、リターン クロックRCLKを生成すると共に、このリターンクロ ックRCLKに基づき各々のメモリデバイスの出力回路 部を活性化するデータ出力イネーブル信号/DQEまた は/DQEMを生成する。このデータ出力イネーブル信 号/DQEまたは/DQEMは、リターンクロックRC LKに同期し、このリターンクロックRCLKと同一方 向に流れる。すなわち、データ出カイネーブル信号/D QEまたは/DQEMは、チップセット40に向って流 れる。

【0084】本発明の他の実施例にて使用される複数の メモリデバイスの各々は、好ましくは、図 7 にに示すよ うなメモリデバイス31により構成される。このメモリ デバイス31は、本発明のリターンクロック入出力手段 (図 1 参照)として、チップセット40から出力される メインクロックM C L K をとい生成されるリターンク ロックR C L K を入力するリターンクロック入力回路 (図 1 7 では、第 k のリターンクロック入力回路とした 示す) 11 - k を設けている。さらに、未実明の出力活 エデザ) 1 - k を設けている。さらに、未実明の出力活 性化手段(医1参照)として、上記リターンクロックR CLKをもとに生成されるデータ出力イネーブル信号/ DGE(または/DQEL)を受け取り、このデータ出 カイネーブル信号/DQEに基づきデータの出力を活性 化する出力点性化回路(図17では、第4の出力活性化 回路として示す)21-1を設けている。これらのリタ ーンクロック入出力回路11-1をおよび出力活性化回路 21-1を有するメモリデバイス31の構成は、図3の メモリデバイス30の構成と基本的に同じてあるが、前 述のようにイネーブル場子ELが不要になっている点 と、リターンクロック入力回路等の入力回路的だけ出 力回路部が不要になっている点とが異なる。

【0085】また一方で、未来明の他の実施例にて使用 される複数のメモリモジュールの各々は、好ましくは、 図18に赤すようなメモリモジュール用パッファ装置 (図18の封稿館)を青するメモリモジュール36によ 投数のメモリデバイス31-1~31-mと、これもの複数のメ モリデバイス34-1~40との間で、データに関 連するデータム出力信号しつせその他の信号を入出力す るためのメモリモジュール用パッファ装置として機能す るメモリモジュール用パッファ設置として機能す るメモリモジュール用パッファ回路50とを備えてい る。

[0086] このようなメモリモジュール36の構成は、関4のメモリモジュール55の構成と基本的に同じであるが、耐速のようにイネーブル端子ENが不要になっている点が異なる。本発明の他の実施例では、リケーンクロックRCしKの発生類を表すイネーブル端子ENを設ける必要がなくなるので、前述の本発明の一実施例に比べて回路構成が簡単になる。

#### [0087]

【発明の効果】以上説明したように、本発明のデータ転送メモリ装置によれば、第1に、房定の位置にあるメモリデバイスまたはメモリモジュールおよびコントローラからリターンクロックと建立すると共に、このリターンクロックに基づきデータ出力イネーブル信号を生成していったと同一方向に流れる。このために、システムバス長信なっても、かつ、データ転送時間が信号選延時間の半分以下になる程高速であっても、システムバス上の任金のメモリデバイスまたはメモリモジュールから、CPU等に対し同一アクセス時間でデータを転送することができると共に、各種のデータを高速にてかつ途切れなく転送することができる。

【0088】さらに、本条則のデータ転送メモリ装置に よれば、第2に、CPU等から最も遠い位置にあるメモ リデバイスまたはメモリモジュールからリターンクロッ クを生成すると共に、このリターンクロックに基づきデ ータ出カイネーブル信号を主成しているので、システム バス長による信号延鋒制で繋が生じなくなり、システ バス長による信号延鋒制で繋が生じなくなり、システ ム全体の効率を高めることが可能になる。

【0089】さらに、本発明のデータ転送メモリ装置によれば、第31に、CPU等から最も遠い位置にあるメモリデバイスまたはメモリモジュール以外のメモリデバイスまたはメモリモジュールは、前者のメモリデバイスまたはメモリモジュールから供給されるデータ出力イネーブル信号を入力として受け取り、当該データ出力イネーブル信号によってデータの出力を活性化すると共に、当該リターンクックに開閉してデータを出力するようにしているので、システムバス上の任意のメモリデバイスまたはボモリモジュールから、CPU等に対し同一アクセス時間でデータを転送することが可能になる。

[0090]さらに、木糸明のデータ転送装置によれば、第4に、リターンウロックおよびデータ出力イネーブル信号を任め、原を受けるでは、第4に、リターンクロックおよびデータ出力イネージル信号をは、は、第5に、各々のメモリデバイスまたはメモリモジュールの入力国路部が、データ出力イネーブル信号によって所定の時間のみ活性ともれるようになっているので、システム全体の消費電力の削減が図れる。

#### 【図面の簡単な説明】

【図1】本発明の原理構成を示すブロック図である。

【図2】本発明の一実施例に係るパスシステムの構成を 示すブロック図である。

【図3】本発明の一実施例に使用されるメモリデバイス の一例を示す図である。

【図4】本発明の一実施例に使用されるメモリモジュー ル用パッファ装置の一例を示すプロック図である。

【図5】図4のメモリモジュールに使用されるメモリデ バイスの一例を示すブロック図である。

【図6】本発明の一実施例において、第1の条件により 異なるメモリデバス間またはメモリモジュール間でギ ャップレス・リード動作を行う場合の各々の信号波形を 示すタイミングチャート(その1)である。

[図7] 本発明の一実施例において、第1の条件により 異なるメモリデバイス間またはメモリモジュール間でギ ャップレス・リード動作を行う場合の各々の信号波形を 示すタイミングチャート(その2)である。

【関8】本発明の一実施例において、第2の条件により 異なるメモリデバス間またはメモリモジュール間でギャップレス・リード動作を行う場合の各々の信号波形を 示すタイミングチャート(その1)である。

【図9】本発明の一実施例において、第2の条件により 異なるメモリデルス間またはメモリモジュール間でギ ャップレス・リード動作を行う場合の各々の信号波形を 示すタイミングチャート(その2)である。

【図10】本発明の一実施例において、第3の条件により異なるメモリデバイス間またはメモリモジュール間で ギャップレス・リード動作を行う場合の各々の信号波形 を示すタイミングチャート (その1) である。

【図11】本発明の一実施例において、第3の条件によ り異なるメモリデバイス間またはメモリモジュール間で ギャップレス・リード動作を行う場合の名々の信号波形 を示すタイミングチャート (その2) である。

【図12】従来のDQストローブ方式において異なるメ モリデバイス間でギャップレス・リード動作を行う場合 の各々の信号波形を示すタイミングチャート(その1) である。

[図13] 従来のDQストロープ方式において異なるメモリデバイス間でギャップレス・リード動作を行う場合の各々の個号波形を示すタイミングチャート(その2)である。

【図14】従来のリターンクロック方式において異なる メモリデバイス間でギャップレス・リード動作を行う場 合の各々の信号波形を示すタイミングチャート(その 1)である。

【図15】従来のリターンクロック方式において異なる メモリデバイス間でギャップレス・リード動作を行う場 合の各々の信号波形を示すタイミングチャート(その 2)である。

【図16】本発明の他の実施例に係るパスシステムの構成を示すブロック図である。

【図17】本発明の他の実施例に使用されるメモリデバ イスの一例を示すブロック図である。

【図 18】本発明の他の実施例に使用されるメモリモジュール用バッファ装置の一例を示すブロック図である。 [図 19] 従来の第1例に係るパスシステムの構成を示すブロック図である。

【図20】従来の第2例に係るパスシステムの構成を示すブロック図である。

【関21】従来の第3例に係るパスシステムの構成を示 すブロック図である。 【符号の説明】

1-1~1-m…第1~第mのリターンクロック入出力 手段

手段 2-1~2-m…第1~第mの出力活性化手段

3-1 r~3-m···-1番目~第mのメモリデバイスま たはメモリモジュール

5…メモリモジュール用パッファ回路

6…コントローラ

フ…システムパス

4…データ処理部

10~k…第kのリターンクロック入出力回路 10′ーk…第kのリターンクロック入力回路

11-k…第kのリターンクロック入力回路 20-k、20′-k…第kの出力活性化回路

21-k…第kの出力活性化回路


30、30′ …メモリデパイス

30-1~30-m、30′-1~30′-m…第1~

第mのメモリデバイス 4 2…基準電圧発生回路 3 1…メモリデバイス 5 0…メモリデバイス 5 0…メモリデバイス 1 2 0 - 1 ~ 1 2 0 - m…第 1 ~ 第mのメモリモジュール ル 5 0 0 … D L L 4 0 … チップセット 5 1 0 … パッファアンプ


【図1】

【図3】 \*条例の一名体例に仲田さわるメモリラバイ



【図2】






[图4]

[図5]

#### 本条明の一実施例に使用されるメモリモジュール用パッファ装置の 図4のメモリモジュールに使用されるメモリテバイスの 一例を示すプロック図



30'-1…第1のメモリテバイス 30'-2…第2のメモリテバイス 30'-3…第3のメモリテバイス 30'-m…第mのメモリテバイス 35…メモリモジュール

[図17]


本発明の他の実施例に使用されるメモリテバイスの 一例を示すプロック図




11-K…旅Kのリターンクロック入力回路 21-K…第Kの出力活性化回路 31--メモリテバイス

【図6】


本発情の一実施術において、第1の条件により具なるメモリテハイス制または メモリモジュール間でキャッフレス・リード動作を行う場合のさ々の使う波形 を示すダイミングチャート(その1)




[図7]




[図8]




[図9]




[図10]






【図11】






[図12]

### 世来のDQストロープ方式において異なるメモリテバイス間でギャップレス




[図14]


#### 従来のリターングロック方式において異なるデバイス局でギャップレス・ リード動作を行う場合の各々の信号進形を示すタイミングチャート(その1)




[図13]



[図15]




[図16]






[10 19]




【図20】 従来の第2例に係るパスシステムの構成を示すプロック図



【図21】

# 従来の第3例に係るパスシステムの構成を示すプロック図



```
G O 6 F 13/16
             5 2 0 B
  G O 6 F 13/42
             3 4 0 A
【手続補正費】
【提出日】平成15年12月19日(2003,12,19)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
一つのシステムパス上でデータを転送する機能を有し、かつ、前記データを処理するデー
タ処理部により制御される複数のメモリデバイスを含むデータ転送メモリ装置において、
該複数のメモリデバイスの各々は、
前記データ処理部から出力されるクロックをもとに生成されるリターンクロックを入出力
するリターンクロック入出力手段と、
該リターンクロック入出力手段から出力されるリターンクロックをもとに生成されるデー
タ出力イネーブル信号に基づき、前記データの出力を活性化する出力活性化手段とを備え
<u>前記システムバス上で前記データ処理部から最も遠い位置にあるメモリデバイスの</u>みが、
<u>前記リターンクロックおよび前記データ出力イネーブル信号を生成するように構成される</u>
ことを特徴とするデータ転送メモリ装置。
【請求項2】
前記所定の位置にあるメモリデバイス以外の前記メモリデバイスが、前記データ処理部に
より出力選択された場合、前記所定の位置にあるメモリデバイスにて生成される前記リタ
ーンクロッ<u>ク</u>および前記データ出<u>力イネーブル信号を入力として受け取り、当該データ出</u>
カイネーブル信号によって前記データの出力を活性化すると共に、当該リターンクロック
に同期して該データを出力することが可能である請求項1記載のデータ転送メモリ装置。
【籍求項3】
前記所定の位置にあるメモリデバイスが、前記データ処理部により出力選択された場合、
<u>該所定の位置にあるメモリデバイスにて</u>生成される前記データ出力イネーブル信号によっ
て前記データの出力を活性化すると共に、該所定の位置にあるメモリデバイスにて生成さ
れる前記リターンクロックに同期して該データを出力する請求項1記載のデータ転送メモ
リ装置。
【請求項4】
前記リターンクロックおよび前記データ出力イネーブル信号が、任意の位相に設定される
```

請求項1から3のいずれか一項に記載のデータ転送メモリ装置。

【請求項5】

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分 【発行日】平成16年12月9日(2004.12.9) 【公開番号】特關平11-149437 【公開日】平成11年6月2日(1999.6.2) 【国際特許分類第7版】 G06F 13/16 //G06F 13/42 【FI】 前記データ処理部の入力回路部と、各々の前記メモリデバイス内の前記出力活性化手段の 入力回路部とが、前記データ出力イネーブル信号によって所定の時間のみ活性化される語 求項1から4のいずれか一項に記載のデータ転送メモリ装置。

【請求項6】

前記リターンクロックおよび前記データ出力イネーブル信号<u>を出力するコントローラチッ</u> プを、前記システムバス上に設ける請求項1から5のいずれか一項に記載のデータ転送メ モリ装置。

【請求項7】

一つのシステムパス上でデータを転送する機能を有し、かつ、前記データを処理するデー 夕処理部により制御される複数のメモリモジュールを含むデータ 転送メモリ装置において

該複数のメモリモジュ<u>ールの</u>各々は、複数のメモリデパイスと、該複数のメモリデパイス と前記データ処理部との間で前記データおよび各種の信号を入出力するためのメモリモジ ュール用<u>パッファ装置とを備えており、</u>

各々の前記メモリモジュール内の該メモリモジュール用パッファ装置は、

<u>前記データ処理部から出力されるクロックをもとに生成されるリターンクロックを入出力</u> するリターンクロック入出力手段と、

該リターンクロック入出力手段から出力されるリターンクロックをもとに生成されるデー <u>タ出力イネーブル信号に基づき、前記複数のメモリデパイスからの前記データの出力を活</u> 性化する出力活性化手段とを備えることを特徴とするデータ転送メモリ装置。 【結求項8】

前記<u>システムパス上の所定の位置にあるメモリモジュー</u>ル内のメモリモジュール用パッフ ア装置のみが、前記リターンクロックおよび前記データ出力イネーブル信号を生成する語 求項7記載のデータ転送メモリ装置。

【請求項9】

前記所定の位置にあるメモリモジュールが、前記システムパス上で前記データ処理部から 最も遠い位置にあるメモリモジュールである請求項8記載のデータ転送メモリ装置。 【請求項10】

前記所定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置以外の前紀 メモリモジュール用パッファ装置が、前記データ処理部4により出力選択された場合、前 記所定の位置にあるメモリモジュール内のメモリモジュール用バッファ装置にて生成され る前記リターンクロックおよび前記データ出力イネーブル信号を入力として受け取り、前 記の出力選択されたメモリモジュール内の前記メモリデバイスに供給する請求項8記載の データ転送メモリ装置。

【請求項11】

前記所定の位置にあるメモリモジュール内のメモリモジュール用パッファ装置以外の前記 メモリモジュール用パッファ装置が、前記データ処理部4により出力選択された場合、前 記所定の位置にあるメモリモジュ<u>ール内のメモリモジュール用バッファ装置にて生成され</u> る前記リターンクロックおよび前記データ出力イネーブル信号を入力として受け取り、前 記の出力選択されたメモリモジュール内の前記メモリデバイスに供給し、

<u>前記の出力選択されたメモリモジュール内の前記メモリデバイスは、当該メモリモジュー</u> ル用バッファ装置から供給される当該データ出力イネーブル信号を入力として受け取り、 当該データ出力イネーブル信号によって前記データの出力を活性化すると共に、当該リタ ーンクロックに同期して、対応するメモリモジュール用パッファ装置に該データを送出す る請求項8記載のデータ転送メモリ装置。

【請求項12】

前記所定の位置にあるメモリモジュールに搭載されている前記メモリデバイスが、前記デ <u>ータ処理部4により出力選択された場合、該所定の位置にあるメモリモジュール内のメモ</u> リモジュール用バッファ装置にて生成される前記リターンクロックおよび前記データ出力 イネーブル信号を入力として受け取り、当該データ出力イネーブル信号によって前記デー

タの出力を活性化すると共に、当該リターンクロックに同期して、前紀所定の位置にある メモリモジュール内のメモリモジュール用パッファ装置に該データを送出することが可能 である請求項8配載のデータ転送メモリ装置。

【請求項13]

前記<u>リターンクロックおよび前記データ出力イネーブル信号が、任意の位相に設定され</u>る 請求項<u>7から12のいずれか一項に</u>記載のデータ転送メモリ装置。

【請求項14】

前記データ処理部の入力回路部と、各々の前記メモリモジュール用パッファ装置の入力回路部とが、前記データ出力イネーブル信号によって所定の時間のみ活性化される請求項アから13のいずれか一項に記載のデータ転送メモリ装置。

【請求項15】

前記リターンクロックおよび前記データ出力イネーブル信号<u>を出力するコントローラチップを、前記システムバス上に設け</u>る請求項<u>7</u>から14のいずれか一項に記載のデータ転送 メモリ装置。